Parasitäre Kapazität und parasitäre Induktivität von Via

1. Über

Vias sind eine der wichtigen Komponenten von Multilayer-Leiterplatten, und die Bohrkosten machen normalerweise 30 bis 40 Prozent der Kosten der Leiterplattenherstellung aus. Einfach ausgedrückt kann jedes Loch auf der Leiterplatte als Via bezeichnet werden. Aus der Sicht der Funktion können Vias in zwei Kategorien eingeteilt werden: Eine wird für die elektrische Verbindung zwischen Schichten verwendet; der andere dient zur Fixierung oder Positionierung von Geräten. Prozesstechnisch werden diese Vias im Allgemeinen in drei Kategorien eingeteilt, nämlich Blind Vias, Buried Vias und Through Vias. Sacklöcher befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe für die Verbindung zwischen der Oberflächenschaltung und der darunter liegenden inneren Schaltung. Die Tiefe des Lochs überschreitet normalerweise ein bestimmtes Verhältnis (Öffnung) nicht. Vergrabene Löcher beziehen sich auf Verbindungslöcher, die sich in der inneren Schicht der Leiterplatte befinden und sich nicht bis zur Oberfläche der Leiterplatte erstrecken. Die beiden obigen Arten von Löchern befinden sich in der inneren Schicht der Leiterplatte. Vor der Laminierung wird der Durchgangslochbildungsprozess zur Vervollständigung verwendet, und mehrere innere Schichten können während der Bildung des Durchgangslochs überlappt werden. Der dritte Typ wird als Durchgangsloch bezeichnet, das durch die gesamte Leiterplatte geht und zur Realisierung interner Verbindungen oder als Befestigungspositionierungsloch für Komponenten verwendet werden kann. Da das Durchgangsloch im Prozess einfacher zu realisieren ist und die Kosten geringer sind, verwenden die meisten Leiterplatten es anstelle der beiden anderen Arten von Vias. Die nachfolgend genannten Vias gelten, sofern nicht anders angegeben, als Vias. Aus gestalterischer Sicht besteht ein Via hauptsächlich aus zwei Teilen, zum einen aus dem Bohrloch in der Mitte und zum anderen aus dem Pad-Bereich um das Bohrloch herum, wie in der folgenden Abbildung dargestellt. Die Größe dieser beiden Teile bestimmt die Größe des Vias. Offensichtlich hofft der Designer beim Hochgeschwindigkeits-Leiterplattendesign mit hoher Dichte immer, dass es umso besser ist, je kleiner das Durchgangsloch ist, damit mehr Verdrahtungsraum auf der Platine gelassen werden kann. Außerdem gilt, je kleiner das Durchgangsloch ist, desto kleiner ist die parasitäre Kapazität von ihm selbst. Je kleiner es ist, desto besser ist es für Hochgeschwindigkeitsschaltungen geeignet. Die Verringerung der Lochgröße bringt jedoch auch eine Kostensteigerung mit sich, und die Größe des Durchgangslochs kann nicht unbegrenzt verringert werden. Sie ist durch die Technologie des Bohrens und Plattierens begrenzt: Je kleiner das Loch, desto einfacher ist es zu bohren. Je länger das Loch dauert, desto einfacher ist es, von der Mittelposition abzuweichen; und wenn die Tiefe des Lochs das 6-fache des Durchmessers des gebohrten Lochs übersteigt, ist es unmöglich sicherzustellen, dass die Lochwand gleichmäßig mit Kupfer plattiert werden kann. Beispielsweise beträgt die Dicke (Durchgangslochtiefe) einer normalen 6--Layer-Leiterplatte etwa 50 mil, sodass der Bohrdurchmesser, den Leiterplattenhersteller liefern können, nur 8 mil beträgt.

Zweitens die parasitäre Kapazität des Vias

Das Loch selbst hat eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Erdungsschicht D2 ist, ist der Durchmesser des Via-Pads D1, die Dicke der PCB-Platine ist T und die Dielektrizitätskonstante des Platinensubstrats ist ε, die parasitäre Kapazität des Via-Lochs beträgt ungefähr: C=1.41εTD1/(D2-D1) Der Haupteinfluss der parasitären Kapazität des Via-Lochs auf die Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und zu verringern die Geschwindigkeit der Schaltung. Wenn beispielsweise für eine Leiterplatte mit einer Dicke von 50Mil ein Via-Loch mit einem Innendurchmesser von 10Mil und einem Pad-Durchmesser von 20Mil verwendet wird, und der Abstand zwischen dem Pad und dem geerdeten Kupferbereich 32 Mil beträgt, dann können wir das Durchgangsloch durch die obige Formel annähern. Die parasitäre Kapazität beträgt ungefähr: C=1.41x4,4x0.{{30 }}50x0.020/(0.032-0.020)=0.517pF, und die Variation der Anstiegszeit, die durch diesen Teil der Kapazität verursacht wird, ist: T10-90=2.2C(Z0/2 )=2,2 x 0,517 x (55/2)=31,28 ps. Aus diesen Werten ist ersichtlich, dass, obwohl der Effekt der Verlangsamung der durch die parasitäre Kapazität einer einzelnen Durchkontaktierung verursachten Anstiegsverzögerung nicht offensichtlich ist, der Designer dies dennoch tun muss, wenn die Durchkontaktierung in der Verdrahtung mehrfach zum Umschalten zwischen Schichten verwendet wird überlege es dir gut.

3. Parasitäre Induktivität von Vias

In ähnlicher Weise gibt es eine parasitäre Induktivität sowie eine parasitäre Kapazität im Durchgangsloch. Beim Entwurf von digitalen Hochgeschwindigkeitsschaltungen ist der Schaden, der durch die parasitäre Induktivität des Durchgangslochs verursacht wird, oft größer als der Einfluss der parasitären Kapazität. Seine parasitäre Serieninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromversorgungssystems. Wir können die folgende Formel verwenden, um einfach die ungefähre parasitäre Induktivität einer Durchkontaktierung zu berechnen: () - Richtlinien für das PCB-Design - Informationen zu Durchkontaktierungen wobei L sich auf die Induktivität der Durchkontaktierung bezieht, h die Länge der Durchkontaktierung und d den Durchmesser von das mittlere Bohrloch. Aus der Formel ist ersichtlich, dass der Durchmesser des Via-Lochs wenig Einfluss auf die Induktivität hat, aber die Länge des Via-Lochs einen großen Einfluss auf die Induktivität hat. Unter Verwendung des obigen Beispiels kann die Induktivität des Vias wie folgt berechnet werden: L=5.08x0.050[ln(4x0,050/0,010) 1]=1.015nH. Wenn die Anstiegszeit des Signals 1 ns beträgt, dann ist seine äquivalente Impedanz: XL=πL/T10-90=3.19Ω. Diese Impedanz ist bei einem hochfrequenten Stromfluss nicht mehr zu vernachlässigen. Insbesondere ist zu beachten, dass der Bypass-Kondensator beim Verbinden der Leistungsschicht und der Erdungsschicht durch zwei Durchkontaktierungen geführt werden muss, sodass sich die parasitäre Induktivität der Durchkontaktierungen verdoppelt. 4. Via-Design in Hochgeschwindigkeits-PCB Durch die obige Analyse der parasitären Eigenschaften von Vias können wir sehen, dass scheinbar einfache Vias im Hochgeschwindigkeits-PCB-Design oft große negative Auswirkungen auf das Schaltungsdesign haben. Wirkung.

Um die negativen Auswirkungen der parasitären Effekte von Vias zu reduzieren, können wir unser Bestes im Design geben:

1. Wählen Sie unter Berücksichtigung von Kosten und Signalqualität eine angemessene Durchkontaktierungslochgröße. Beispielsweise ist es für 6-10 Schichten des Speichermodul-PCB-Designs besser, 10/20-Mil-Durchkontaktierungen (Bohren/Pad) zu verwenden. Für einige hochdichte und kleine Platinen können Sie auch versuchen, 8/18Mil-Durchkontaktierungen zu verwenden. Loch. Unter den derzeitigen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Erwägen Sie für Strom- oder Masse-Durchkontaktierungen die Verwendung einer größeren Größe, um die Impedanz zu reduzieren.

2. Aus den beiden oben diskutierten Formeln kann geschlossen werden, dass die Verwendung einer dünneren Leiterplatte vorteilhaft ist, um die beiden parasitären Parameter des Vias zu reduzieren.

3. Versuchen Sie, die Lage der Signalspuren auf der Leiterplatte nicht zu verändern, dh versuchen Sie, keine unnötigen Vias zu verwenden.

4. Die Stifte der Stromversorgung und der Masse sollten über Löcher in der Nähe gebohrt werden. Je kürzer die Leitungen zwischen den Durchgangslöchern und den Stiften sind, desto besser, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen, an denen das Signal die Schichten wechselt, um eine geschlossene Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl redundanter Massedurchkontaktierungen auf der Leiterplatte zu platzieren. Natürlich ist Flexibilität im Design gefragt. Das oben diskutierte Via-Modell ist der Fall, in dem jede Schicht ein Pad hat, und manchmal können wir die Pads einiger Schichten reduzieren oder sogar entfernen. Insbesondere bei einer sehr großen Durchkontaktierungsdichte kann es zu einem gebrochenen Schlitz kommen, der die Schleife auf der Kupferschicht isoliert. Um dieses Problem zu lösen, können wir nicht nur die Position des Vias verschieben, sondern auch erwägen, das Via auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.