Timing-Analyse im Hochgeschwindigkeits-PCB-Design

Für Entwickler digitaler Systeme ist die Timing-Analyse ein wichtiger Bestandteil des- Hochgeschwindigkeits-PCB-Designs. Insbesondere mit dem Aufkommen des 100 Mbit/s-Busses ist die Systemleistung, nachdem die Signalflankenrate Pikosekunden erreicht hat, stärker vom Front--Design abhängig, was eine genaue Timing-Analyse und -Berechnung zu Beginn des Designs erfordert. Timing-Analyse und Signalintegrität sind untrennbar miteinander verbunden, und eine gute Signalqualität ist der Schlüssel zur Gewährleistung von Timing-Beziehungen. Signalqualitätsprobleme, die durch Reflexion, Übersprechen und andere Phänomene verursacht werden, führen wahrscheinlich zu Timing-Verschiebungen und Störungen, und wir müssen beides zusammen beim Design berücksichtigen.

Ausgangspunkt der Zeitanalyse ist die Bestimmung des Entwurfsschemas gemäß der Signalaufbau- oder Haltezeitbeziehung. Diese Methode durchläuft den gesamten Designprozess, einschließlich IC-Design, Platinendesign und Systemdesign.

Laufzeit -of- bezieht sich auf die Differenz zwischen dem Moment, in dem das Signal gesendet wird, und dem Moment, in dem das Signal am Empfängerende stabil ist, und wird verwendet, um die durch Verkabelung und Last verursachte Verzögerung auszudrücken . Im Falle einer niedrigen Geschwindigkeit kann dies durch eine Näherungsmethode bestimmt werden, aber beim Design von Hochgeschwindigkeits-PCB muss sie aufgrund von Faktoren wie Last und Übertragungsleitungseffekt durch eine Simulationsmethode bestimmt werden. Nachdem die Laufzeit bestimmt ist, kann die Zeitberechnung implementiert werden, indem eine Tabelle oder ein manuelles Verfahren verwendet wird, um zu prüfen, ob das Signal die Signal-Sample-and-Hold-Anforderungen erfüllt. Kehren Sie diesen Prozess auf ähnliche Weise um, um Routing-Längenregeln zu erhalten.

Das Merkmal des gemeinsamen Taktmodus ist, dass die Takte der Transceiver von der gemeinsamen Taktquelle bereitgestellt werden. Es hat zwei Eigenschaften. Zum einen müssen die Daten innerhalb eines Zyklus beim Empfänger ankommen, zum anderen hat die Taktdifferenz einen großen Einfluss auf das Timing.

Wenn der Takt und die Daten von der gleichen Art von Schnittstelle angesteuert werden, muss die Timing-Berechnung normalerweise nur die Phasendifferenz zwischen ihnen berücksichtigen. Ist dies nicht der Fall, muss die Phasendifferenz (z. B. Leitungslänge) entsprechend der Flugzeit angepasst werden. Das Verfahren in dem Sinne, dass die Datentaktführung gleich lang ist, wird unwirksam.

Beim Design wirken sich andere Faktoren wie Schaltrauschen, Inter-Symbolinterferenz und nicht-Schleifen auf die Signalphase aus. Daher sollten wir einerseits beim Timing-Design vernünftige Designspielräume hinzufügen, und andererseits müssen wir andere Designmethoden anwenden, um den Einfluss von Interferenzen zu reduzieren.